FPGA

Uno de los objetivos que siempre se tiene al trabajar con sistemas embebidos es correr un sistema operativo (OS), y siempre hay uno por excelencia para este tipo de plataformas —y más importante aún, de software libre— como lo es Linux, además de que existen muchas herramientas que nos ayudan a adaptar el sistema a nuestras necesidades. Limitaciones de la Tang Nano 20K Bueno, la Tang Nano 20K es bastante limitada en conceptos de FPGA, algo entendible al tratarse de una FPGA de bajo costo....

Implementando un Banco de Registros en un Procesador RISC-V 32I en FPGA Este artículo es parte de nuestra serie sobre el diseño e implementación de un procesador RISC-V 32I en la FPGA Tang Nano 20K. Hoy nos sumergimos en un componente fundamental: el banco de registros. Exploraremos qué es, por qué es tan importante en la arquitectura RISC-V y cómo implementarlo de manera eficiente en Verilog. Además, veremos algunas optimizaciones clave para que sea más robusto y compatible con hardware real....

Implementando la Unidad de Control en un Procesador RISC-V 32I en FPGA Seguimos avanzando en nuestra serie sobre cómo construir un procesador RISC-V 32I utilizando la FPGA Tang Nano 20K. Hoy hablaremos de la Unidad de Control, un componente clave que le da vida a nuestro procesador. Vamos a explicarla de forma sencilla y amigable, y luego implementaremos juntos el código en Verilog, detallando cada parte para que sea fácil de entender....

Introducción La arquitectura de conjunto de instrucciones RISC-V ha ganado tracción significativa en años recientes debido a su naturaleza de código abierto y flexibilidad. Este artículo explora estrategias novedosas de implementación para procesadores RISC-V en plataformas FPGA. Trabajo Relacionado Implementaciones previas de RISC-V en FPGAs se han enfocado principalmente en… Metodología Nuestro enfoque consiste en tres componentes principales: Banco de Registros Optimizado: Rediseñamos el banco de registros para reducir latencia Unidad de Control Eficiente: Una nueva unidad de control basada en FSM Optimización de Pipeline: Balance cuidadoso de las etapas del pipeline Diseño del Banco de Registros La implementación del banco de registros usa memoria de doble puerto…...