<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom" xmlns:content="http://purl.org/rss/1.0/modules/content/">
  <channel>
    <title>Publicaciones on Blog de Fabian</title>
    <link>http://fabianalvarez.dev/es/papers/</link>
    <description>Recent content in Publicaciones on Blog de Fabian</description>
    <image>
      <title>Blog de Fabian</title>
      <url>http://fabianalvarez.dev/images/papermod-cover.png</url>
      <link>http://fabianalvarez.dev/images/papermod-cover.png</link>
    </image>
    <generator>Hugo -- 0.128.0</generator>
    <language>es</language>
    <lastBuildDate>Mon, 15 Jan 2024 00:00:00 +0000</lastBuildDate>
    <atom:link href="http://fabianalvarez.dev/es/papers/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>Un Enfoque Novel para la Implementación de RISC-V en FPGAs</title>
      <link>http://fabianalvarez.dev/es/papers/example-paper/</link>
      <pubDate>Mon, 15 Jan 2024 00:00:00 +0000</pubDate>
      <guid>http://fabianalvarez.dev/es/papers/example-paper/</guid>
      <description>Introducción La arquitectura de conjunto de instrucciones RISC-V ha ganado tracción significativa en años recientes debido a su naturaleza de código abierto y flexibilidad. Este artículo explora estrategias novedosas de implementación para procesadores RISC-V en plataformas FPGA.
Trabajo Relacionado Implementaciones previas de RISC-V en FPGAs se han enfocado principalmente en&amp;hellip;
Metodología Nuestro enfoque consiste en tres componentes principales:
Banco de Registros Optimizado: Rediseñamos el banco de registros para reducir latencia Unidad de Control Eficiente: Una nueva unidad de control basada en FSM Optimización de Pipeline: Balance cuidadoso de las etapas del pipeline Diseño del Banco de Registros La implementación del banco de registros usa memoria de doble puerto&amp;hellip;</description>
    </item>
  </channel>
</rss>
